Arquitecturas de píxeles para mamografía digital de rayos X en tecnología de silicio cristalino

Arquitecturas de píxeles para mamografía digital de rayos X en tecnología de silicio cristalino

El silicio cristalino es importante en imágenes de área grande debido a la mayor movilidad del transistor, las características pequeñas y mayor densidad de integración. Dentro de esta investigación se presentan dos arquitecturas de pixeles, un sensor de pixeles activos (APS) mediado por voltaje y un APS logarítmico con un enfoque en mamografía medica de rayos X.

Primero analizan el funcionamiento del sensor de píxeles activos (APS) mediado por voltaje y los requisitos de imágenes de diagnóstico impuestos a la arquitectura, la arquitectura del circuito de lectura APS consta de un capacitor de almacenamiento, un transistor de reinicio, un transistor seguidor de fuente de entrada y un transistor de lectura. Después analizan el funcionamiento de los píxeles de registro y los requisitos de imágenes médicas de diagnóstico impuestos a esta arquitectura.

Resultados

En esta sección se va desarrollando las ecuaciones del rendimiento de mamografía en los pasos anteriores, así mismo, imágenes donde se observa la carga máxima almacenada frente al margen de voltaje para diferentes factores de llenado usando un límite MIM, la carga máxima almacenada frente al margen de voltaje para diferentes factores de llenado usando un límite PIP y el registro en píxel APS.

Presentaron dos arquitecturas de pixeles para mamografía de rayos X, un APS mediado por voltaje y un APS de registro, donde el APS parece capaz de alcanzar un alto rango dinámico de la mamografía de rayos X en 0.18µm en CMOS. En cambio, el APS convencional necesitaba de capacitores para obtener una mayor capacitancia por espacios libres en voltaje con mayor tamaño. El rango antes mencionado es satisfactorio para las imágenes avanzadas en rayos X en el área médica.

Traducido y adaptado de: M. H. Izadi and K. S. Karim, «Pixel architectures for digital X-ray mammography in crystalline silicon technology,» Canadian Conference on Electrical and Computer Engineering 2004 (IEEE Cat. No.04CH37513), 2004, pp. 1719-1722 Vol.3, doi: 10.1109/CCECE.2004.1349745.